# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP404139882A

PAT-NO: JP404139882A

**DOCUMENT-IDENTIFIER: JP 04139882 A** 

TITLE: THIN FILM TRANSISTOR

PUBN-DATE: May 13, 1992 INVENTOR-INFORMATION:

NAME

SEKIYA, KIYOUZOU

**ASSIGNEE-INFORMATION:** 

NAME

COUNTRY

NEC CORP

N/A

**APPL-NO: JP02264356** 

APPL-DATE: October 1, 1990 INT-CL\_(IPC): H01L029/784

**ABSTRACT:** 

PURPOSE: To facilitate control of dimension so as to be fit to make a size verv

small, by forming a gate electrode with sidewall made of a polysilicon, at the

end part of a wiring in a region of a source being prearranged, and by implanting impurity ions for a source and drain into the silicon oxide film

having a uniform film thickness, with which the difference in level of the gate

electrode is covered.

CONSTITUTION: After a silicon oxide film 4 to come into a gate oxide film is

grown, a polysilicon 5 doped with phosphorus is deposited, and by forming the

sidewall made of the polysilicon 5 doped with phosphorus only on the side face

of the difference in level of a polysilicon 9 doped with phosphorus, a gate

lectrode is obtained. Then, a silicon oxide film 11 is deposited there n, and

i ns are implant d th  $\, r \,$  int  $\, ,$  and further, after an interlayer insulati  $\, n \,$  film

 $\boldsymbol{8}$  is deposited, reflow-flattening is  $\boldsymbol{p}$  rform  $\boldsymbol{d}$  by annealing in the atm sphere

f nitrog n. At this time, a s urc 7 and a drain 7a are form d, by the implanted impurity ions being activated. Thereby, an offset is formed between

the drain 7a and the electrode 5, and the length 1 of the offset is equal to  $\frac{1}{2}$ 

the thickness of the oxide film 11. Therefore, by adjusting the thickness of

the oxide film 11, the length of the offset can be controlled easily.

COPYRIGHT: (C)1992,JPO&Japio

## 卵日本国特許庁(JP)

⑩特許出願公開

#### 平4-139882 ⑫ 公 開 特 許 公 報(A)

®Int. Cl. 5

識別配号

庁内整理番号

@公開 平成4年(1992)5月13日

H 01 L 29/784

9056-4M H 01 L 29/78

9056-4M

審査請求 未請求 請求項の数 1 (全5頁)

薄膜トランジスタ 60発明の名称

> 願 平2-264356 ②特

願 平2(1990)10月1日 @出

恭三 関家 @発 明 者

東京都港区芝5丁目7番1号 日本電気株式会社内

日本電気株式会社 の出願人

東京都港区芝5丁目7番1号

弁理士 内 原 個代 理 人

8.F) #T)

発明の名称

菇醇トランジスタ

### 特許請求の範囲

半導体基板の一主面に第1の絶縁膜が堆積さ れ、前配第1の絶縁終上の一部に第1のポリシリ コン膜が形成され、全面に第2のポリシリコン膜 が形成され、全面に堆積された第2の絶縁膜を隔 てて前記第1のポリシリコン膜によって形成され ている段差に対して側壁となる第3のポリシリコ ン膜が形成され、全面に第3の絶縁膜が堆積さ れ、前記第3のポリシリコン膜から前記第3の絶 緑膜の厚さだけ離れて前配第2のポリシリコン膜 中に形成された一導電型の不純物拡股領域を有す ることを特徴とする薄膜トランジスタ。

- 1 -

発明の詳細な説明

(産業上の利用分野)

本船朋は確膜トランジスタに関し、特にポリシ リコン膜をチャネル圏とする薄膜トランジスタに 関するものである。

### 〔従来の技術〕

従来技術による薄膜トランジスタ(TFT)に ついて、第3図(a)~(c)を参照して説明す

はじめに第3図(a)に示すように、 P 型シリ コン基板1をスチーム酸化して厚さ5000人の 酸化シリコン膜2を成長する。

つぎにCVD法により厚さ600人のノンドー プポリシリコン膜 3 を堆積してから、ドライ O a 酸化によりゲート酸化膜となる酸化シリコン膜4 を形成する。

つぎにCVD法により厚さ3000人の燐ドー プポリシリコンを成長してから、フォトリソグラ フィおよび與方性エッチングによりゲート電極と なる燐ドープポリシリコン5を形成する。

つぎに第3図(b)に示すように、ゲート電極 5からドレイン予定領域の一部までを扱うフォト

- 2 -

レジストBを形成する。

つぎにフォトレジスト B をマスクとして、 燐を加速エネルギー 3 O k e V、 注入量(ドース) 3 X 1 O \*\*c m -\*\*イオン注入してソースードレイン予定領域およびゲート電極 5 に 不鈍物を導入する。

つぎに 第3 図 ( c ) に 示すように、 フォトレジスト 8 を除去したのち酸化 雰囲気で 熱処理して、 先に イオン 注入 された 不純物 を 活性 化することに より、 ソース 7、 ドレイン 7 a および ゲート 銀極 5 を 形成 する。

つぎに常圧CVD法によりBPSG膜からなる 層間絶縁膜8を堆積する。

つぎに800℃の窒素雰囲気で層間絶縁膜8を リフローして表面を平坦化する。

つぎにフォトリソグラフィおよびRIE法によりコンタクトを閉口したのち、ソースードレインおよびゲート 電極配線となるアルミ配線 1 2 を形成してTFTの案子部が完成する。

(発明が解決しようとする課題)

- 3 -

従来技術の下下下においては、ドレイン拡散層とゲート電極との間にノンドーブポリシリコンからなる高抵抗のオフセット領域を設けてリーク電流を低減している。

ところがオフセット領域を設けるためのレジストパクーンを形成する目合わせ露光工程の追加によるコスト上昇の問題があった。

さらに目合せ介裕を必要とするため微和化が困 鍵になるという問題があった。

(課題を解決するための手段)

本発明の薄膜トラングスタは半導体装板の一主を発明の薄膜が堆積され、前記第1の絶縁膜が堆積され、前記第1のれに第2の地はリンツ膜が形成され、全面に第2の地段吸を隔てて前記第1のと、地域コン膜によって形成されている段差に対し、全地である第3の絶縁膜が堆積され、前記第3の絶縁膜が堆積され、前記第3の絶縁膜の厚さだけ離れて前記第2のポリンリコン膜中に形成された一導電型

- 4 -

の不純物拡散領域を有するものである。 (実施例)

本発明の第1の実施例について、第1図(a) ~(g)を参照して説明する。

はじめに第1図(a)に示すように、 P型シリコン基板1に厚さ400 Aの酸化シリコン膜2を形成する。 つぎに C V D 法により厚さ4000 Aの燐ドーブポリシリコン 8 および窒化シリコン膜10を堆積する。

つぎにフォトレジスト (図示せず) でソース予定領域を覆って窒化終10および焼ドープポリシリコン 9 を奥方性エッチングする。

つぎに第1図(b)に示すように、スチーム酸化により厚さ 1000 Aの酸化酶シリコン腺 10 aを形成する。

つぎに第1図(c)に示すように、熱燐酸により窒化膜10のみを選択除去してから、CVD法により厚さ800人のノンドーブポリシリコン3を堆積する。

つぎに第1図(d)に示すように、ドライ〇。

酸化によりゲート酸化膜となる厚さ200人の酸化シリコン膜4を成長したのち、CVD法により厚さ5000人の燐ドーブポリシリコン5を堆積する。

つぎに第1図(e)に示すように、 異方性エッチングにより 焼ドープポリシリコン 5 をエッチバックして、 燥ドープポリシリコン 8 の 段差の 餅面のみに 燥ドープポリシリコン 5 のサイドウォールを形成する。これがゲート電極となる。

つぎに第1図(f)に示すように、CVD法により厚さ2000人の酸化シリコン膜11を堆積する。

つぎに酸化シリコン膜 1 1 を通して 類を加速エネルギー 1 8 0 k e V、 住入量(ドース) 8 × 1 0 'o c m - 2 イオン住入する。

つぎに第1図(8)に示すように、厚さ500 0AのBPSG膜からなる層間絶縁膜8を堆積したのち、窒素雰囲気でナニールしてリフロー平坦化を行なう。このときイオン性入した不純物が活性化されてソース7およびドレイン7aが形成さ

- 6 -

れる。

つぎにゲート電極5およびソースードレイン 7,7aにコンタクトを閉口し、アルミ配線12 を形成してTFTの案子部が完成する。

つぎに本発明の第2の実施例について、第2図 (a)~(c)を参照して説明する。

本実施例では燐ドープポリシリコンの代りに酸 化シリコン膜を用いてソース予定領域の段差を形 成する。

はじめに第2図(a)に示すように、 P型シリコン基板 1 上に C V D 法により厚さ 1 . 0 μ m の酸化シリコン膜 2 を堆積する。

つぎにソース予定領域上に形成したフォトレジスト (図示せず)をマスクとして酸化シリコン膜 - 7 -

膜厚の一様な酸化シリコン膜を通してソースード レイン用の不鈍物のイオン注入を行なっている。

そのためソースードレインおよびオフセット領 域をすべてセルファラインで形成することができ ス-

寸法制御が容易で微細化に適し、目合わせ露光 工程を削減することができるという効果がある。

#### 図面の簡単な説明

第1図(a)~(g)は本発明の第1の実施例を工程順に示す断面図、第2図(a)~(c)は本発明の第2の実施例を工程順に示す断面図、第3図(a)~(c)は従来技術によるTFTの製造方法を工程順に示す断面図である。

1 … P 型 シリコン 基 板、 2 … 酸 化 シリコン 膜、 3 … ノンドーブ ポリシリコン、 4 … 酸 化 シリコン 膜、 5 … 燐ドーブ ポリシリコン、 6 … フォトレジスト、 7 … ソース、 7 a … ドレイン、 8 … 層 間 絶 縁 膜、 9 … 燐ドーブ ポリシリコン、 10 … 室 化 シリコン 膜、 10 … 11 … 酸 化 シリコン 膜、 12 …

2を深さ5000人まで見方性エッチングする。

つぎに第2図(b)に示すように、全面にノンドープポリシリコン3、ゲート酸化酸となる酸化シリコン数4、燐ドープポリシリコン5を順次堆積する。

つぎに第2図 ( c ) に示すように、エッチバックによりリンドープポリンリコン 5 からなるゲート 電極を形成し、 C V D 法により酸化シリコン膜11を堆積する。

つぎに 類を加速エネルギー 100 ke V、 注入 蛩(ドース) 1×10 <sup>10</sup> c m <sup>-2</sup>イオン注入してソ ース 7 およびドレイン 7 a を形成する。

このあと層間絶縁膜形成、コンタクト関口、アルミ配線形成を経てTFTの繋子部が完成する。 〔発明の効果〕

ソース予定領域予定領域の配線端部にポリシリコンチャネルおよびゲート酸化膜を介してゲート 電極をポリシリコンサイドウォールによって形成する。

さらにゲート電極の段差を覆うように堆積した - 8 -

アルミ配線。

代理人 弁理士 内 原 習

-8-



